電路設(shè)計自動化 EDA(Electronic Design Automation)指的就是將電路設(shè)計中各種工作交由計算機來協(xié)助完成。如電路原理圖(Schematic)的繪制、印刷電路板(PCB)文件的制作、執(zhí)行電路仿真(Simulation)等設(shè)計工作。隨著電子科技的蓬勃發(fā)展,新型元器件層出不窮,電子線路變得越來越復(fù)雜,電路的設(shè)計工作已經(jīng)無法單純依靠手工來完成,電子線路計算機輔助設(shè)計已經(jīng)成為必然趨勢,越來越多的設(shè)計人員使用快捷、高效的CAD設(shè)計軟件來進行輔助電路原理圖、印制電路板圖的設(shè)計,打印各種報表。4 x0 b: @# P5 r, J9 w
Altium Designer 是原Protel軟件開發(fā)商Altium公司推出的一體化的電子產(chǎn)品開發(fā)系統(tǒng),主要運行在Windows操作系統(tǒng)。這套軟件通過把原理圖設(shè)計、電路仿真、PCB繪制編輯、拓撲邏輯自動布線、信號完整性分析和設(shè)計輸出等技術(shù)的完美融合,為設(shè)計者提供了全新的設(shè)計解決方案,使設(shè)計者可以輕松進行設(shè)計,熟練使用這一軟件必將使電路設(shè)計的質(zhì)量和效率大大提高。
% u# `4 r1 d8 u# W7 j yAltium Designer 除了全面繼承包括Protel 99SE、Protel DXP在內(nèi)的先前一系列版本的功能和優(yōu)點外,還增加了許多改進和很多高端功能。該平臺拓寬了板級設(shè)計的傳統(tǒng)界面,全面集成了FPGA設(shè)計功能和SOPC設(shè)計實現(xiàn)功能,從而允許工程設(shè)計人員能將系統(tǒng)設(shè)計中的FPGA與PCB設(shè)計及嵌入式設(shè)計集成在一起。: p9 G4 b: N, l/ ^
4 I$ E; Y$ I) c* d2 Q8 }$ x17新增功能包括:
: f. U. X; o. q" ?2 ZACTIVEROUTE 在PCB設(shè)計階段,我們將大量的時間精力耗費在了PCB布線這個環(huán)節(jié),成千上萬個網(wǎng)絡(luò),不斷的打孔換層修線繞線,有時還得將之前布好的線刪除重走,真心是一個累字。阿爾法狗下圍棋都能戰(zhàn)勝人類了,那在pcb布線這一塊,能不能也實現(xiàn)人工智能來實現(xiàn)自動布線呢?很可惜,目前還沒有,不過EDA廠商們正在不斷努力完善軟件的自動布線功能,Altium Designer 17 帶來的新的ActiveRoute功能能極大地將我們從繁重的拉線活中解放出來。 ActiveRoute 是一種交互式自動布線技術(shù),可以進行高速、多網(wǎng)絡(luò)、多層的網(wǎng)絡(luò)自動布線功能。ActiveRoute 允許我們交互式的針對一組網(wǎng)絡(luò)進行自動布線,在滿足設(shè)計規(guī)則的條件下,通過設(shè)計師的一些簡單的控制,就能將一組關(guān)聯(lián)的網(wǎng)絡(luò)走線快速并且高質(zhì)量的布通,最大化的釋放我們的勞動力。 以前我們覺得自動布線功能是雞肋,只能在一些非關(guān)鍵的簡單的網(wǎng)絡(luò)上應(yīng)用,并且最終自動布線完成后,還要人工去修線,現(xiàn)在,ActiveRoute 的新功能足以讓人們改變這種看法。
AD17.gif (2.49 MB, 下載次數(shù): 107)
下載附件
保存到相冊
2016-12-4 17:03 上傳
3 i6 u1 V. F" @9 ?1 M W背鉆孔 通過對鉆孔的完全控制,減少高速設(shè)計時對信號完整性的干擾 跟蹤修線 運用布線路徑自動對準功能,輕松優(yōu)化PCB網(wǎng)絡(luò)的長度和質(zhì)量 網(wǎng)絡(luò)顏色同步
) h1 V" K4 a4 x# w2 F+ o2 ] 通過原理圖設(shè)計和PCB布線之間的網(wǎng)絡(luò)顏色同步,確保文檔的準確性和可視性。通過可控的ECO指令,即時同步網(wǎng)絡(luò)顏色到PCB布線中。
' i% Z( w' \# b. f& ] TECHNOLOGY- AWARE XSIGNALS 向?qū)?br />
% m5 X( }( Z# F 利用先進的xSignals向?qū)Вp松準確地設(shè)計高速電路板。為DDR3自動創(chuàng)建xSignals分類并匹配長度規(guī)則。( S7 I' F6 H$ N+ G: {
元件布局系統(tǒng)0 ` K6 h% P) p, i7 _5 O
應(yīng)用新的元件布局系統(tǒng),高效應(yīng)對板卡設(shè)計。在板卡設(shè)計時,可以動態(tài)放置和拖拽元件,并進行推擠、避讓或與其它元件對齊。
. s1 o2 [, m6 e 可視化間距邊界
( j" O& ^- ~" R6 G1 z0 J7 V 通過可視化間距邊界功能,可以實時清晰地查看布線策略的影響。在走線時可以看到走線和元件之間的距離間隙,輕松應(yīng)對高密板。
8 g x2 N8 w7 D1 c$ ]1 f 3D STEP模型生成向?qū)?br />
+ b+ c9 W0 r2 |' E. v' f3 Q) ^ j: o 使用3D STEP模型生成向?qū)лp松生成最真實、準確和數(shù)據(jù)豐富的3D模型。將您的實體電路板精確體現(xiàn)在實時原生3D PCB上。
$ f# l' I/ C: L% {3 P9 t 增強的引腳長度定義$ V& K9 C4 F; N: K' j0 T! i+ T# A
使用在元器件引腳屬性中增強的引腳長度定義來精準高效地進行高速設(shè)計布線。增強的引腳長度計算功能包括了芯片內(nèi)部連接導線的長度,無需進行耗時的手動計算。6 A: _3 n5 D$ H- M- C
PADS LOGIC 導出器
i1 r1 @. x$ {. t5 a 應(yīng)用 PADS? Logic導出器,將設(shè)計數(shù)據(jù)從Altium Designer導出到PADS?,節(jié)約您的設(shè)計時間。應(yīng)用Altium Designer進行高級版圖設(shè)計,之后即時將原理圖和PCB版圖導入到PADS? 中。
& ?3 J- O- t: y0 a! b( b 孔公差定義
9 g! G/ k i1 [+ z3 \& \ 為焊盤和過孔定義特定的公差值,確保PCB制造的可靠性。指定精確的孔公差,并將其作為生產(chǎn)數(shù)據(jù)的一部分,確保每次生產(chǎn)時一次通過。! K9 T; \& P, I4 f0 p7 }! S
高級元件搜索
4 ]! `4 S& z, U6 D m. ] 在Vault瀏覽器中應(yīng)用高級查找選項,輕松準確地找到您設(shè)計中所需的元件。根據(jù)您的特定需求來定制搜索選項,并且可以將搜索項收藏,以備后用。
$ Q3 m* @# P- S/ \ 離線設(shè)計系統(tǒng)1 J8 x4 u4 e4 i8 `
您通過離線設(shè)計系統(tǒng)向外界分享的網(wǎng)絡(luò)數(shù)據(jù)可以盡在您的掌控中。輕松使用Altium Designer 為指定應(yīng)用設(shè)定連接,包括您的偏好分享、許可證服務(wù)器、元器件供應(yīng)商連接等。
( F4 s# v. n/ L1 c 集成的TASKING PIN MAPPER3 W* T8 g3 i4 |& \
利用集成的TASKING Pin Mapper,隨時分享PCB與嵌入式軟件項目間的設(shè)計數(shù)據(jù)。 節(jié)省Altium Designer與TASKING工具之間引腳分配、處理器芯片標識符和符號名稱的轉(zhuǎn)換時間。9 S' W0 x( ^/ c2 n
新型設(shè)計規(guī)則編輯器
$ l7 W" f! U6 r+ Y, y& |2 o$ X6 |5 U. \ 應(yīng)用新的設(shè)計規(guī)則編輯器,可以輕松創(chuàng)建和管理高級設(shè)計規(guī)則。通過合理的查詢驗證接口,準確理解查詢語句之間的關(guān)系,避免設(shè)計規(guī)則沖突。
( e6 l7 ~' d. l7 S j d
640.jpg (65.49 KB, 下載次數(shù): 95)
下載附件
保存到相冊
2016-12-4 17:04 上傳
! l' Q$ R4 J/ X! Q
* l) r1 @7 I' s- X0 |) e* E# [http://pan.baidu.com/s/1hr4dsK8 2e2m
# w) z4 d8 R+ A& b& _& C A- c內(nèi)含和諧許可證及安裝教程0 z& ~) G1 n d- n% F
- q/ h; b' A4 [. Uhttp://pan.baidu.com/s/1pL2dQ7D g6kk
( t8 D9 d' ] G/ I2 D |