紡織上用的電腦大提花機的電控就是控制電磁鐵的，所謂的一針對應(yīng)一個電磁鐵，國內(nèi)有一萬多針的大提花機，4年前在上海紡織設(shè)備展會上看到國內(nèi)廠家有聲稱做到5千多針的動作頻率達到800次每分鐘的機器，電路控制方式為工 ...- y @& h8 Z4 h/ E- z7 e$ M
ytysy 發(fā)表于 2009-6-23 22:57 ![]()
/ p$ |: x4 O' V) _2 t* [0 L4 G8 L6 J又一種新的思路，真的很感謝。由于對有關(guān)專業(yè)不是太熟，在BAIDU上搜的概念，貼上上給我輩這樣的菜鳥學(xué)習(xí)下。
+ L8 A' Y' e) J& ^* r: X, K# S& F4 c$ G# e. g
" K# k/ E2 q( l. [
CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。. M3 P; F1 y7 q# a/ h; V
! L2 D3 M& B/ y. ]
- g6 |# K; u/ J- u3 m CPLD主要是由可編程邏輯宏單元(MC，Macro Cell)圍繞中心的可編程互連矩陣單元組成。其中MC結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。由于CPLD內(nèi)部采用固定長度的金屬線進行各邏輯塊的互連，所以設(shè)計的邏輯電路具有時間可預(yù)測性，避免了分段式互連結(jié)構(gòu)時序不完全預(yù)測的缺點。
3 b7 @1 w" {3 _' s: _- b0 z* B
1 ^, H4 [% z2 r- E& s/ d* K% F' o, x$ T) b4 V
發(fā)展歷史及應(yīng)用領(lǐng)域：
, Y( C* ~$ @9 a
1 x0 p% _. F3 [: n
9 |, K3 ]; q4 M) \$ q$ Q 20世紀70年代，最早的可編程邏輯器件--PLD誕生了。其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因為它的硬件結(jié)構(gòu)設(shè)計可由軟件完成（相當(dāng)于房子蓋好后人工設(shè)計局部室內(nèi)結(jié)構(gòu)），因而它的設(shè)計比純硬件的數(shù)字電路具有很強的靈活性，但其過于簡單的結(jié)構(gòu)也使它們只能實現(xiàn)規(guī)模較小的電路。為彌補PLD只能設(shè)計小規(guī)模電路這一缺陷，20世紀80年代中期，推出了復(fù)雜可編程邏輯器件--CPLD。目前應(yīng)用已深入網(wǎng)絡(luò)、儀器儀表、汽車電子、數(shù)控機床、航天測控設(shè)備等方面。 : w: X! X4 y% t0 z, \1 y
4 e, `9 g; i8 x% b3 R* g6 Z) l3 [7 r, d) W
器件特點：
( Z4 U! [5 [$ b r
% T6 \, R/ r c
& f2 ~$ i. j$ z6 P' h 它具有編程靈活、集成度高、設(shè)計開發(fā)周期短、適用范圍寬、開發(fā)工具先進、設(shè)計制造成本低、對設(shè)計者的硬件經(jīng)驗要求低、標準產(chǎn)品無需測試、保密性強、價格大眾化等特點，可實現(xiàn)較大規(guī)模的電路設(shè)計，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計和應(yīng)用成為電子工程師必備的一種技能。 " H6 z/ p' u; m8 c' |" b/ B
- k% H7 l9 R& @2 H s8 h" e9 o6 i
0 N) Q A& {2 X! q 如何使用：
* t- c- g) F5 e- f6 Y: H, J) s' M: s" [3 ^1 t
+ l: |8 ]/ s! v- W6 D
CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。5 \( ~0 v: e* t
2 p1 |. ^$ i4 }! U* m; U {4 F7 N$ d5 B* V
這里以搶答器為例講一下它的設(shè)計（裝修）過程，即芯片的設(shè)計流程。CPLD的工作大部分是在電腦上完成的。打開集成開發(fā)軟件(Altera公司 Max+pluxII)→畫原理圖、寫硬件描述語言（VHDL，Verilog）→編譯→給出邏輯電路的輸入激勵信號，進行仿真，查看邏輯輸出結(jié)果是否正確→進行管腳輸入、輸出鎖定（7128的64個輸入、輸出管腳可根據(jù)需要設(shè)定）→生成代碼→通過下載電纜將代碼傳送并存儲在CPLD芯片中。7128這塊芯片各管腳已引出，將數(shù)碼管、搶答開關(guān)、指示燈、蜂鳴器通過導(dǎo)線分別接到芯片板上，通電測試，當(dāng)搶答開關(guān)按下，對應(yīng)位的指示燈應(yīng)當(dāng)亮，答對以后，裁判給加分后，看此時數(shù)碼顯示加分結(jié)果是否正確，如發(fā)現(xiàn)有問題，可重新修改原理圖或硬件描述語言，完善設(shè)計。設(shè)計好后，如批量生產(chǎn)，可直接復(fù)制其他CPLD芯片，即寫入代碼即可。如果要對芯片進行其它設(shè)計，比如進行交通燈設(shè)計，要重新畫原理圖、或?qū)懹布枋稣Z言，重復(fù)以上工作過程，完成設(shè)計。這種修改設(shè)計相當(dāng)于將房屋進行了重新裝修，這種裝修對CPLD來說可進行上萬次。* _- b t5 P( ]; J* ?) p1 L" N' p
/ s9 @4 [% p7 \" p A `
( K" O; M8 ]; S5 v& C
家庭成員：經(jīng)過幾十年的發(fā)展，許多公司都開發(fā)出了CPLD可編程邏輯器件。比較典型的就是Altera、Lattice、Xilinx世界三大權(quán)威公司的產(chǎn)品，這里給出常用芯片： Altera EPM7128S (PLCC84) 7 h( w: Z, O8 L4 `8 x4 V x
9 H' s3 g( C+ R6 v% T: t3 m4 O
/ u% x( ]1 P$ E! E/ X8 Z
Lattice LC4128V (TQFP100)
4 s( `( m6 q8 T/ }
5 g* r, g0 O" y' R! b; ^% V1 D r& g- _2 @/ y, s
Xilinx XC95108 (PLCC84)
! x! H: y2 u5 j; D7 m6 Z, N) O' r/ b3 y% H& x
[編輯本段]: C$ v4 A2 e5 l/ ]
FPGA與CPLD的辨別和分類 FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點和工作原理。通常的分類方法是：/ G* _$ i9 X" D! T7 `
" G2 ~( G3 E# {7 m) H
. z* l* F' w' v9 t 將以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。
7 j" l9 d) ]% L& v9 {! _2 Y' I0 j q& Q9 x [8 O3 `1 T
$ r7 Q0 w, v5 D0 `. B
將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。 |
樓主: 舟航
發(fā)表于 2009-6-23 12:04:01
